本科生期末试卷(十)
一、选择题(每小题1分,共15分)
1 某机字长64位,1位符号位,63位表示尾数,若用定点整数表示,则最大正整数位( )。
A +(263-1) B +(264-1) C -(263-1) D -(264-1)
2 请从下面浮点运算器中的描述中选出两个描述正确的句子( )。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。
B 阶码部件可实现加,减,乘,除四种运算。
C 阶码部件只进行阶码相加,相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3 存储单元是指( )。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合
4 某机字长32位,存储容量1MB,若按字编址,它的寻址范围是( )。
A 0—1M B 0—512KB C 0—56K D 0—256KB
5 用于对某个寄存器中操作数的寻址方式为( )。
A 直接 B 间接 C 寄存器直接 D 寄存器间接
6 程序控制类的指令功能是( )。
A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
C 进行CPU和I/O设备之间的数据传送 D 改变程序执行的顺序
7 指令周期是指( )。
A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间
8 描述当代流行总线结构中基本概念不正确的句子是( )。
A 当代流行的总线不是标准总线
B 当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块
9 CRT的颜色为256色,则刷新存储器每个单元的字长是( )。
A 256位 B 16位 C 8位 D 7位
10 发生中断请求的条件是( )。
A 一条指令执行结束 B 一次I/O操作结束
C 机器内部发生故障 D 一次DMA操作结束
11 中断向量地址是( )。
A 子程序入口地址 B 中断服务程序入口地址
C 中断服务程序入口地址指示器 D 例行程序入口地址
12 IEEE1394所以能实现数据传送的实时性,是因为( )。
A 除异步传送外,还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是( )。
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行,命中率则下降
C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为( )。
A 空间浪费大,存储共享不易,存储保护容易,不能动态连接
B 空间浪费小,存储共享容易,存储保护不易,不能动态连接
C 空间浪费大,存储共享不易,存储保护容易,能动态连接
D 空间浪费小,存储共享容易,存储保护容易,能动态连接
15 安腾处理机的指令格式中,操作数寻址采用( )。
A R-R-S型 B R-R-R型 C R-S-S型 D S-S-S型
二、填空题(每小题2分,共20分)
1 IEEE6754标准规定的64位浮点数格式中,符号位为1位,阶码为11位,尾数为52位。则它所能表示的最大规格化正数为( )。
2 直接使用西文键盘输入汉字,进行处理,并显示打印汉字,要解决汉字的( )、( )和( )三种不同用途的编码。
3 数的真值变成机器码时有四种表示方法,即( )表示法,( )表示法,( )表示法,( )表示法。
4 主存储器的技术指标有( ),( ),( ),( )。
5 cache和主存构成了( ),全由( )来实现。
6 根据通道的工作方式,通道分为( )通道和( )通道两种类型。
7 SCSI是( )I/O标准接口,IEEE1394是( )I/O标准接口。
8 某系统总线的一个存取周期最快为3个总线时钟周期,总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz,则总线的带宽是( )。
9 操作系统是计算机硬件资源管理器,其主要管理功能有( )管理、( )管理和( )管理。
10 安腾处理机采用VLIW技术,编译器经过优化,将多条能并行执行的指令合并成一个具有( )的超长指令字,控制多个独立的( )同时工作。
三、简答题(每小题8分,共16分)
1 画图说明当代总线的内部结构与外部功能部件的联系,做简要说明。
2 比较cache与虚存的相同点和不同点。
四、证明题(10分)
设[N]补=anan-1…a1a0,其中an是符号位。
五、分析题(12分)
判断以下三组指令中各存在哪种类型的数据相关?
⑴I1 LDA R1,A ;M(A)→R1,M(A)是存储器单元
I2 ADD R2,R1 ;(R2)+(R1)→R2
⑵I3 ADD R3,R4 ;(R3)+(R4)→R3
I4 MUL R4,R5 ;(R4)×(R5)→R4
⑶I5 LDA R6,B ;M(B)→R6,M(B)是存储器单元
I6 MUL R6,R7 ;(R6)×(R7)→R6
六、设计题(15分)
一个CPU周期中需要4个节拍脉冲T1~T4。每个Ti的持续间隔为200ns。请设计:
① 节拍脉冲产生器;
② 启停控制逻辑电路。要求T1前沿开启、T4后沿关闭节拍脉冲产生器。
七、简答题(12分)
为什么MESI协议能够解决多处理机系统中的Cache一致性?
因篇幅问题不能全部显示,请点此查看更多更全内容