（产品管理）产品硬件设计规范
XXXXXXXX有限公司 发行 产品硬件设计规范 文件编号：XXXXXX 版本 1.7 生效 日期 2000/3/17 核准 审核 编写 至少以下部门或地点必须持有该文件之部分或全部 公司领导（6）品质工程部工业设计部通信产品研究部 网络产品研究部瘦客户机研究部移动计算研究部 收文： XXX *非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件目录 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 文件细目 硬件设计工作流程规范 硬件系统设计原则 电源设计规范 EMC设计规范 PCB布线图设计规范 波峰焊对PCB布板要求 用PADS设计PCB布线操作流程 用Candence设计PCB布线操作流程 SMT设计规范 产品硬件安全设计规范 硬件审核规范 硬件设计文件输出规范 硬件版本制订规范 附则：本规范经呈总经理核准后，自生效日期起执行，修改时亦同。 文件编号 版次 1．7 XXXXXX 页次 1/1 备注 附件5页，附表2页 附表4页 页数 10 2 2 3 3 2 12 12 7 3 2 6 1 14 附则不另外制作 收文： 05-02C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件修订履历表 序次 修订页次 01 / 文件编号 页次 修改内容摘要 1. 硬件设计工作流程规范： 增加附件一：STAR-510G终端硬件测试规范； 附件二：STAR-510G终端硬件模块测试。 02 12 1. 增加硬件版本修订规范； 2. 目录相应修改。 03 04 1 8 1. 修改附件一6.1中抗电强度及取消表格。 1.取消原“PCB的SMD布板规范”,增加“SMT设计规范”。 05 8 1.修订“SMT设计规范”全篇。 1.5 1.3 1.4 1.2 XXXXXX 1→〇 新版次 1.1 06 8 1. “SMT设计规范”增加焊盘及白油图的排版原则； 2. 增加“波峰焊对PCB布板要求”。 3. 目录相应修改。 1.6 07 9 1. 在“SMT设计规范”中作以下变更： 1.1 增加拼板及工艺边的具体要求和方法； 1.2 变更基标的说明； 1.3 变更部分片式元件焊盘要求。 1.4 页数增加为7页。 2.相应修订目录。 1.7 收文： 05-03C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 硬件设计工作流程规范 1.名词解释： 1.1时序图：一般以时钟或某一信号为参照物，描绘出各输入/输出信号之间的时间关系图。 文件编号 版次 1.1 WI–C026 页次 1/3 2.硬件设计工作流程图： 责任者 项目组长 项目组成员 项目组成员 项目组成员 项目组长 项目组成员 项目组长 项目组成员 项目组长 项目组成员 项目组成员 项目组长 流程图 使用表单 各模块逻辑关系及主要时序关系设计 新产品项目规划表 模块详细设计说明书 硬件模块调试报告 关键电路模块及关键部品实验 产品硬件测试报告 电路图输出 完整电路设计的确定 JOB及光绘文件 硬件模块调试报告 产品硬件测试报告 PCB印制板设计 电路图及JOB文件 做PCB板，粗调 修改硬件电路及改板 并做第二轮PCB布板 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 硬件设计工作流程规范 项目组成员 部门主管 项目组长 审 核 A 文件编号 版次 1.1 WI–C026 页次 2/3 硬件模块调试报告 产品硬件测试报告 3.内容： 3.1项目组员依“新产品项目规划表”进行各模块逻辑及主要时序图设计。并填写“模块详细设计说明书”(附表一) 3.2可参考“硬件系统设计原则”进行。设计时应充分考虑EMC设计，见“EMC设计规范”。 3.3关键电路及关键部品的选择时应先做实验，并填写“硬件模块调试报告”(附表二)。 3.3.1调试报告内容应包括: (1)模块的性能指标 (2)测试方法 (3)测试过程记录及结果 3.3.2若拟制者与实验者不同,应予以说明,由项目组长审核. 3.3.3现以STAR-510G终端为例，见附件一，附件二。 3.4非常规性能可靠性实验，主要做性能指标如modem加各种损伤下的吞吐量试验等。 3.5PCB的设计 应考虑外壳的尺寸结构，并充分考虑抗干扰、FCC、安规等方面的因素。 具体见“PCB布线图设计规范”及“PCB的SMD布板规范” 3.6电原理设计在微机上采用ORCAD，在工作站上用CANDENCE的CONCEPT软件设计。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 硬件设计工作流程规范 文件编号 版次 1.1 WI–C026 3/3 页次 3.7样机评审时应提供“产品硬件测试报告”(附表二),内容应包括针对硬件总体规划中主要性能指标进行测试得出的结果.若拟制者与实验者不同应予以说明,由项目组长审核. 4.附件: 附件一:STAR-510G终端硬件测试规范 附件二:STAR-510G终端硬件模块测试 5.附表： 附表一：硬件模块详细设计说明书(04-15) 附表二：硬件模块调试报告/产品硬件测试报告(04-16) 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件设计工作流程规范 附件一：STAR-510G终端硬件测试规范 文件编号 版次 1.3 WI–C026 页次 1/2 本规范专为STAR-510G终端的硬件测试而编写，目的是为了对终端的硬件测试过程有个明确的规定。规定了对STAR-510G终端硬件进行测试的内容、设备、手段及过程。 1. 电源适应能力 1.1 指标：能在AC150～250V、50HZ±1HZ下正常工作，即电源输出为+5V±5%，+12V±10%。 1.2 测试方法：用交流调压器、万用表来调整输入交流电压150-250V，示波器测频率，再测输出电源电压。 1.3 测试及结果记录在”产品硬件测试报告”中。 2. RS-232异步通讯口的电平及带载能力测试 2.1 指标：满足GB6107（等效EIARS-232）的电平要求。 2.2 测试方法： 2.2.1 在不联机下，用示波器（或万用表）测量通讯口输出的RS-232电平。 2.2.2 在联机下用示波器（或万用表）测量通讯口输出的RS-232电平。 2.3 测试及结果记录在”产品硬件测试报告”中。 3. 键盘接口 3.1 指标：采用IBM微机标准芯键盘接口。 3.2 测试方法：用终端测试软件测试。 3.3 测试及结果记录在”产品硬件测试报告”中。 4. 并行接口 4.1 标准：采用CENTRONICS标准化25芯D型并行接口。 4.2 测试方法：采用终端测试程序测试打印口的有关控制信号和状态信号 4.3 测试及结果记录在”产品硬件测试报告”中。 5. 显示接口 5.1 标准：接CRT显示器显示。 5.2 测试方法：用终端测试程序测试，检测终端产品能否在指定时间完成屏幕上的直观视觉效果和不同显示模式变换。 5.3 测试及结果记录在”产品硬件测试报告”中。 6. 安全 6.1标准： 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件设计工作流程规范 附件一：STAR-510G终端硬件测试规范 文件编号 版次 1.3 WI–C026 页次 2/2 6.1.1 产品的安全要求应符合GB4943的规定。 6.1.2 对地漏电流≤3.5mA。 6.1.3 抗电强度:应能承受DC2121V的电压,持续1min的试验内无击穿或飞弧现象. 6.2测试: 6.2.1安全试验按GB4943有关规定进行。 6.2.2对地漏电流试验按GB4943中的当条规定进行. 6.2.3抗电强度试验按GB4943中苏.3条规定进行,在逐批(交收)检验时,不进行预处理. 7. 噪声 7.1产品工作时，距产品1M处，噪声不得高于60db(A计权)。 7.2测试方法：按GB6881规定进行，测试点距离终端各表面1M处，取最大值。 8. 电磁兼容性 8.1 性能:无线电干扰限值应符合GB9254中的第4.1条A级规定. 8.2 测试方法:按GB7813中5.7条规定进行. 9.电磁敏感度 9.1性能:按GB6833.2、GB6823.6规定的试验要求进行,工作应正常. 9.2测试方法:按GB9813中5.7条规定进行. 10.环境适应性 10.1标准: 10.1.1气候环境适应性能按GB9813表1的二级规定. 10.1.2机械环境适应性能按GB9813表2、表3、表4、表示的1级规定,其冲击波形为半正弦波形. 10.2测试方法:按GB9813中的条规定进行. 11.可靠性: 11.1性能:MTBF(M1)不低于5000H. 11.2测试方法:按GB9818中的条规定进行,其中温度应为20℃,温度上限值为40℃,可靠性试验和验收试验分别采用GB5080.7表. 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件设计工作流程规范 附件二：STAR-510G终端硬件模块测试 一.电源性能测试 文件编号 版次 1．1 WI–C026 页次 1/3 1. 指标:能在AC150～250V,50HZ下正常工作,负载能力: 5V,1.6A 12V,320mA -12V,220mA 2. 测试方法 2.1 用交流调压器、万用表来调输入交流电电源电压150～250V,以示波器或频率计来测频率50±1HZ. 2.2 让终端满载工作下,测输出电源电压. 2.3 用假负载来测+5V、±12V的负载能力. 3. 测试记录 3.1 +5V输出:5.14V,1.6A 3.2 +12V输出:13.1V,320mA 3.3 -12V输出:-13.2V,230mA 4. 结果:电源模块OK. 二.CPU模块 1. 模块指标 1.1 MPU的时钟晶体频率:18-432MHZ,精度±0.01%. 1.2 1.2CPU各种指令的功能性检查. 2. 测试方法 2.1 利用频率计测晶体频率. 2.2 利用测试软件进行各种指令功能检测. 3. 测试记录 3.1 晶体频率1843202MHZ. 3.2 指令测试OK. 4. 结论:CPU正常. 三.存贮器模块 1. 指标 1.1 ROM检测 1.2 ROM读写正确 1.3 掉电保护的检测,备用电池电压≥3.6V,下电后数据维持电流＜2μA. 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件设计工作流程规范 附件二：STAR-510G终端硬件模块测试 2. 测试方法 文件编号 版次 1．1 WI–C026 页次 2/3 2.1 用测试软件检查ROM的奇偶检验和. 2.2 用测试软件对RAM区进行读写检查. 2.3 用万用表测备用电池的电压. 3. 测试记录 3.1 奇偶校验和OK. 3.2 RAM读写正确. 3.3 电池电压3.67V,电池维持电流0.8μA. 4. 结论:存储模块正常. 四.显示模块 1. 模块指标 1.1 行频31.5KHZ,场频60HZ±5% 1.2 视频信号的输出波形. 1.3 显示正常. 2. 测试方法 2.1 用频率计测行频,场频. 2.2 用示波器测视频输出信号 2.3 把VGA视频输出接到标准的VGA显示器,运行测试软件,检测能否在指定时间内完成屏幕上的直观视觉效果和不同显示模式的切换. 3. 测试记录 3.1 行频31.8KHZ,场频59.6HZ. 3.2 视频信号输出波形正确. 3.3 接CRT后显示正常. 4. 结论：显示模块正常. 五.响铃模块 1. 指标:蜂鸣器响声响亮. 2. 测试方法:进入测试程序对蜂鸣器测试. 3. 测试记录:响声正常 4. 结论:蜂鸣器模块OK. 六.接口模块 1. 模块指标 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件设计工作流程规范 附件二：STAR-510G终端硬件模块测试 1.1 键盘输入扫描码正确. 文件编号 版次 1．1 WI–C026 页次 3/3 1.2 串行口通讯接口收发正确及电平满足EIARS-232 1.3 并行打印口输出、控制正确. 2. 测试方法 2.1 进入测试软件,测试键盘每个键的扫描码是否正常. 2.2 让串行通讯接口处于自发自收状态,检查在不同通讯状态下(波特率,7/8位数据方式,检验方式)是否收发正确,并用万用表测RS-232通讯接口在联机通讯及脱机状态下的电平. 2.3 用工厂自制的打印口测试头检测打印口,有关控制信号和状态信 号的正确性. 3. 记录 3.1 各键盘按键输入正确. 3.2 通讯收发正确. 3.3 脱机下,电平±12V. 联机下,电平±8V. 3.4打印口测试正确. 4. 结论:键盘、串口、打印口模块OK. 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
硬件模块详细设计说明书 产品型号 文件编号 版次 页次 日期 模块名称及功能： 审核 编写 04-15
□硬件模块调试报告□产品硬件测试报告
产品名称 模块名称 编号 页次 日期 审核 拟制 XXXXXXXX有限公司04-16
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 硬件系统设计原则 版次 1.0 页次 1/2 1. 系统扩展和配置设计应遵循以下原则 1.1 尽可能选择典型电路为硬件系统的标准化、模块化打下良好基础。 1.2 系统的扩展与外围设备的配置的水平应满足应用功能需要，并留有适当的余地以便二次开发。 1.3 硬件结构应结合应用软件方案一并考虑，考虑的原则是：软件能实现的功能尽可能由软件实现，以简化硬件结构、降低成本、提高灵活性及适应性，但须注意由软件实现的硬件功能，其响应时间要比直接用硬件实现长，且占用CPU时间，所以应根据系统实际要求划分软、硬件功能的比例。 1.4 整个系统相关器件要尽可能做到性能匹配，速度匹配：时钟较高时存贮器应选存取速度较高的芯片。选择CMOSCPU芯片构成低功耗的系统时，系统中的所有芯片都应选择低功耗的器件，电平匹配：输出TTL“1”电平是2.4~5V输出，“0”电平是0~0.4v；输入CMOS“1”电平是4.99v~5v，输入“0”电平是0~0.01v。如果CMOS器件接受TTL的输出，其输入端应要加电平转换器或上拉电阻，否则CMOS器件会处于不确定状态。 1.5 可靠性及抗干扰设计是硬件系统不可缺可的一部分，它包括芯片，器件选择、去滤波印刷板布线、通道隔离、电源设计等。 1.6 外接电路较多时须考虑驱动能力，如果要驱动更重的负载，单向传输时要扩展74LS244总线驱动器，双向传输时要扩展74CS245驱动器。 1.7 要选择标准化以及抗损性好的器件或电路，对器件要进行筛选。 1.8 CMOS电路不用的输入端不允许浮空，不然会出现逻辑电平不确定和容易接受外噪声干扰，产生误动作，有时易使栅极感应静电造成栅极击穿，因此多余的输入端应根据具体情况与正电源或地相连接，也可与其它输入端连接。 收文： 05-05C *非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 硬件系统设计原则 2. CPU选择原则和建议 文件编号 版次 1.0 WI-C026 页次 2/2 一个计算机应用系统，首先面临CPU的选型问题，一般可作如下考虑。 2.1 尽量选择与公司熟悉的CPU较相近的芯片，选择技术上先进的高性能CPU，可以为以后的产品发展提供较好的物质基础和条件。这样的原则如果被绝对化，结果往往就事与愿违。其一是因为性能好的芯片对不熟悉的人来说，都只能是潜在的性能，一个人不可能什么机型的指令、系统都学；其二是因为随着集成电路技术的发展，CPU芯片性能不断提高，发展极快，所以芯片层出不穷，所以应该保持一定的时间稳定性，轻易不要改变CPU。 2.2 CPU能满足应用要求就行不要盲目追求性能。应根据实际产品的特点及要求确定CPU，性能造价过低会给系统带来麻烦，甚至不能满足应用要求。但字长位数和性能造价过高，可能造成大材小用，有的还会引出问题、系统复杂化。 2.3 所选CPU芯片应要有成熟的开发系统和稳定的货源，丰富的应用软件支持，如果用流行普遍使用的芯片，资料丰富，便于交流。 2.4 应量选择集成度高CPU，能把外围控制电路集成在芯片内可降低系统的复杂性，提高系统可靠性。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 电源设计规范 文件编号 版次 1.0 WI-C026 页次 1/2 1. 输入条件 若系统要求输入为交流电网，则电源就要考虑所能适应的电网电压范围，电网频率。世界电网电压有好几种：100V、220V、240V、380V等等，在一般情况下是不能兼容的，如果误用轻则烧保险管、电源，重则烧坏整个系统。电网的频率一般有50HZ、60HZ或特殊场合的400HZ，频率的差异对电源内部的整流器有一定影响。一般是频率越高，整流器就容易发热，对于频率很高的场合，就要求用快恢复二极管及高频铝电解来构成整流滤波电路。对于某一电网电压，比如标你值为220V的国家或地区，其电压有可能在172V到250V之间变动，这时就要求电源能在宽的电网电压范围内工作。在一些特定的场合，系统的输入要求为直流输入，比如汽车电器、电信局系统等，这要考虑系统的电源输入极性，电压值大小与供电母线是否匹配。 2. 系统内部对电源的要求 系统对电源的电压要求是最基本的要求。这时电源要针对系统对电压的偏差允许范围，及其因负载变化引起的电流变化造成电源的电压波动(即负载调整率)，电网电压变化影响电源输出电压的波动(即电网调整率)来选择电源输出电压，使得该电压的波动限制在系统对供电电压偏差允许的范围之内。系统对电源输出电流大小的要求是选择电源最重要的条件之一。考核电源的输出电流能力有两项指标，即持续输出电流和峰值电流输出大小。一般的线性稳压电路如7805，其持续输出能力为1.0A，其峰值输出能力可达近2.0A。若系统的工作电流为1A，短时间内(如一两秒或一两分钟)达到2A，就可选用持续输出为1A，峰值输出为2A的电源。 3. 系统对电源的体积、重量、温升的要求 系统对电源的体积、重量、温升的要求也可以说系统对电源的工作方式的要求，电源的工作方式分为开关方式和线性方式两种：开关方式的电源表 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 电源设计规范 文件编号 版次 1.0 WI-C026 页次 2/2 现为输入与输出几乎等功率(扣除其损耗)，可以直接由电网整流形成的直流电压产生相应的输出电压。开关方式的电源电网适应能力强、效率高、整体体积小、重量轻、整体温升小，但电路复杂，造价昂贵。线性方式输入与输出为等电流，不象开关方式输入与输出为等功率，所以线性方式的输入输出压差越大，损耗在稳压器上的功率就越多，则效率就越低，温升就越高。因此要求提高线性电源的效率就要降低输入与输出之间的电压差，所以线性方式就不可避免地使用一个体积大、笨重的工频电源变压器，使得输入电压能兼顾效率与电网的电压波动。所以线性方式的电源就表现得重量重、体积大、效率低、电网适应能力差、温升高、要求散热的空间也大。但线引性电源电路简单、电压稳定、纹波可以做得小、辐射也小，一般都有现成的IC，所以造价低廉。 3. 系统对电源的成本要求。 系统对电源的成本要求了也决定了电源对工作方式的要求，总的来说线性工作的电源较便宜，开关电源较贵。只要是系统要求电源的纹波不是特别小，就尽可能的选用开关型的电源。选用开关型电源使用整个系统的体积减小、温升降低、可靠性提高，增加了一点成本是值得的。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 EMC设计规范 1. 在电磁污染越来越严重、电磁波资源日益枯渴的今天，人们对电子产品的电磁兼容性(EMC)指标越来越重视，在十几项EMC指标中,最重要的也最基本两项是传导干扰与辐射干扰。 2. 传导干扰及抑制措施 2.1 传导干扰的频率大致为100KHZ~30MHZ，而且不同的标准定义的频率范围不一样。我们国家采用的标准与FCC标准相似。传导干扰是指干扰信号通过馈电线对市电电网的干扰。由于绝大部分的电器、仪表都直接与电网相连接，抑制传导干扰意义在于减小这仪表电器对电网的污染，防止干扰信号通过电网这个公共途径对其他电子设备的干扰。 2.2 传导干扰是电网上的高频负载引起的，这些负载是高频工作的开关电源、高频信号源、高频加热器等等。这些负载往往会产生脉冲式的大电流，这些电流通过大的电流环路，产生了一些滤波电路无法滤除的共模噪声，而且噪声中包含了丰富的高次谐波。 2.3 抑制传导干扰最常用的方法是在电网馈电回路中插入共模滤波器，共模滤波器（如图1所示）由C1、C2、C3与B1组成，C1为安全标准件，取值在0.047uF～0.47uF之间，耐压为AC250V，薄膜电容，主要是滤除差模噪声。B1是绕在同一磁路上的两组线圈，电感量在12mH~50mH之间，磁性材料为一般的铁氧体软磁材料。C2及C3也是安全标准件，取值在1000PF～4700PF之间，耐压为AC250V，陶瓷介质的电容，起到抑制共文件编号 版次 1.0 WI-C026 页次 1/3 模噪声的作用。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 EMC设计规范 3. 辐射干扰及其抗干扰措施 3.1 辐射干扰的频率范围为30MH～1GHZ之间，辐射是高频信号源通过布线向空间辐射电磁谐波能量。这些不受控制的电磁波辐射会影响正常的无线电通信，例如干扰收音机、电视机、无线电话、等设备。 3.2 辐射干扰是超高频信号通过布线作为发射天线向外辐射无用电磁能量，因此尽可能缩小可被利用的布线尺寸，就有利于降低辐射干扰。 方法一：净化电源线。由于电源线是一切信号源的能量供给线，故电源上被污染的可能性最大，并且电源线尺寸大且长，处理不好，辐射就很容易把电源线作为干扰出口通道。要净化电源线，就必须在电源布线的C1 IC 文件编号 版次 1.0 WI-C026 页次 2/3 恬当位置加入滤波电容。这些电容要求高频特性好，尺寸小，便于靠近负载。这些电容一般为叠层式的陶瓷电容，容量取0.01uF～0.47uF之间，电容靠近负载（各种IC）的电源引脚，并且注意布线，如下图： +5V+5V 正确错误 方法二：减缓高频信号源的边沿的上升及下降时间。极快的上升沿与下降沿包含了很大的高次谐波能量，这些谐波都易于辐射，快速的边沿也易通过布线的等效分布电容与电感的谐振而产生极高的电压及电流尖峰而产生大的辐射干扰。因此，在保证信号时序的前提下最大可能地降低边沿速度是很有必要的。一般的方法是在线上串联电阻，这电阻与分布电容的积分效应可放慢信号的边沿速度，也可通过选择适当的电阻作为布线的等效的R、L、C回路的阻尼电阻防止线上产生电压及电流尖峰。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 EMC设计规范 版次 1.0 页次 3/3 这些阻尼电阻的取值为数十欧到数百欧之间，电阻在线上的位置应尽可能靠近信号的源端，便于产生RC积分效应。对于双向的数据线，可以在两个源端均插入电阻。这些电阻随着信号的频率上升，布线延长而减小，适当的值应通过实验确定。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 PCB布线图设计规范 1. 地线设计 文件编号 版次 1.0 WI-C026 页次 1/3 微机系统中的地线结构大致有系统地、机地(屏蔽地)、数字地(逻辑地)和模拟地等构成。在微机实时控制系统中,接地是抑制干扰的重要方法,如能将接地和屏蔽正确结合起来使用可解决大部分干扰问题。 1.1 单点接地与多点接地选择在低频电路中,信号的工作频率小于1Mhz时,它的布线和元器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而屏蔽线采用一点接地；当信号工作频率大于10Mhz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用多点接地法；当工作频率在1～10MHz之间时,如果用一点接地,其地线长度不应超过波长的1/20,否则宜采用多点接地法。 1.2 数字、模拟电路分开。电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分开,而两者的地线不要相混,分别与电源端地线相连。要尽量加大线性电路的接地面积。 1.3 接地线应尽量加粗。若接地用线条很细,接地电位则随电流的变化而变化,致使微机的定时信号电平不稳,抗噪声性能变坏。因此应将接地线加粗,使它能通过三倍于印刷电路板上的允许电流,如有可能,接地用线应在2～3mm以上。 1.4 接地线构成闭环路。只用数字电路组成的印刷电路板接地时,根据某些人的经验,将接地电路做成闭环路大多都明显地提高抗噪声能力。其原因是：一块印刷电路板上有很多集成电路,尤其遇有耗电多的元件时,因受到线条粗细限制,地线产生电位差,引起抗噪声能力下降,若成环路,则其差值缩小。 2. 电源线布置 电源线的布线方法除了要根据电流的大小,尽量加粗导体宽度外,采取使电源线、地线的走向与数据传递的方向一致,将有助于增强抗噪声能力。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 PCB布线图设计规范 3. 去耦电容配置 版次 1.0 页次 2/3 在印刷电路板的各个关键部位配置去耦电容应视为印刷电路板设计的一项常规做法。 3.1 电源输入端跨接10～100μF的电解电容器。 3.2 原则上每个集成电路芯片都应安置一个0.01μF的陶瓷电容器,如遇印刷电路板空隙小装不下时,可每4～10个芯片安置一个1～10μF的限噪声用的钽电容器.这种器件的高频阻抗特别小,在500kHz～20Mhz范围内阻抗小于1Ω。而且漏电流很小(0.5μA以下)。 3.3 对于抗噪声能力弱、关断时电流变化大的器件和ROM、RAM存储器，应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容。 3.4 电容引线不能太长,特别是高频旁路电容不能带引线。 4. 印刷电路板的尺寸与器件布置 4.1 印刷电路板大小要适中,过大时,印刷线条长,阻抗增加,不仅抗噪声能力下降,成本也高;过小,则散热不好,同时易受邻近线条干扰。 4.2 在器件布置方面,与其它逻辑电路一样,应把相互有有关的器件尽量放得靠近些,能获得较好的抗噪声效果。易产生噪声的器件、小电流电路、大电流电路等应尽量远离计算机逻辑电路,如有可能,应另做电路板,这一点很重要。 4.3 另外,一块电路板要考虑在机箱中放置的方向,将发热量大的器件放置在上方。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 PCB布线图设计规范 5. 其它 文件编号 版次 1.0 WI-C026 页次 3/3 5.1 微机复位端子\"RESET\"在强干扰现场会出现尖峰电压干扰,虽不会造成复位干扰,但可能改变部分寄存器状态,因此可在\"RESET\"端配以0.01μF去耦电容。 5.2 CMOS芯片的输入阻抗很高,易受感应,故在使用时,对其不用端要接地或接正电源。 5.3 按钮、继电器、接触器等零部件在操作时均会产生较大火花,必须利用RC电路加以吸收。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 波峰焊对PCB布板要求 文件编号 版次 1.6 WI-C026 页次 1/2 波峰焊接件（通孔插件）对PCB布板的一般要求如下图所示：主要有以下几方面内容： 1． PCB外形尺寸：外形应为长方形或正方形，主要的要求是板的宽不宜太大，宽度大的板在波峰焊时板的弯曲变形率大，容易引发焊接不良及对板造成损坏。一般的外形(含拼版)最大宽度不超过250mm,最小宽度不小于80mm.若产品要求排板超出此范围,应视为特殊工艺要求来处理。 2． 波峰焊接面要求通孔插件焊盘、表贴焊盘距离定位边的尺寸应≥4mm，元件体(含投影)要求距板边3mm以上,对达不到要求的元件应采用补焊工艺（补焊会影响板的清洁度和外观）或视情况另加工艺边，对有表贴器件的板参照SMT设计规范加工艺边，只有插件的板加工艺边的宽度尺寸只要能满足以上要求就可以。 3． 波峰焊接面通孔插件焊盘的最小间距与板在波峰焊时的流向密切相关,板的流向是与定位边（一般为长边）平行,而与带插座的边相垂直。在板的定位边方向上（横向）焊盘的最小间距应≥0.8mm,而在与之垂直的方向上（纵向）焊盘的最小间距应≥0.5mm。1206及更小封装的表贴焊盘的最小间距要求也以此为准，1206以上的表贴焊盘需视元件外形尺寸而定,在依照元件排列要求布板的情况下，一般以元件的高度尺寸为焊盘最小间距要求. 4． 波峰焊接面只能焊中心距大于1mm的SOP封装的IC芯片,引线焊盘的宽度以引线的宽或中心距的1/2为准,长度应露出引线一个焊盘宽以上。 焊接面元件的排列将对波峰焊接造成直接影响，特别是尺寸较大的表贴件及IC，排列的主要原则是焊点在板的波峰焊流向上不被元件体遮挡，在布板空间允许的情况下应尽可能符合此要求{如下图(1)(2)的表贴件排布方式}，类似钽电容等高度尺寸元件应按此要求排布。 （1） 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 版次 1.6 WI-C026 页次 2/2 波峰焊对PCB布板要求 板的流向 波峰焊接面上大的元器件和小的元器件，最好要交错放置尽量不排成一直线，以防焊锡的表面力造成元器件端头的虚焊和漏焊。 6．插件通孔焊盘直径D值与元件引脚直径值d值,一般应同时满足下述两条要求: ① 当元器件引脚直径d<1时,插件通孔焊盘直径D=d+0.20; 当元器件引脚直径d≥1时,插件通孔焊盘直径D=d+0.30; ② 插件通孔焊盘直径下限值>器件直径上限值. 例:二极管IN4007引脚直径d=0.8±0.05,其插件通孔焊盘直径公称尺寸应为1.00,查GB/T14156-93“无贯穿连接的单、双面挠性技术条件”得出D=1.00±0.1,因此Dmin=0.90,dmax=0.85, 符合Dmin>dmax之要求. 7.插件焊盘通孔的中心距应与元件的引线的中心距一致，敏感器件严禁特殊整形. 8．插件金属化孔（可导通孔）焊盘离片式元件焊盘距离应大于0.65mm.特别提示对部分插座的定位孔（如电话插座的定位孔等）及不需要接地的安装孔，尽可能不做金属化孔，避免被粘锡或贴阻焊带，增加不必要的费用。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 PCB布线图设计在微机上用PADS软件布线，在工作站上用Caclence和Allegro设计 1. 用PADS软件布线过程： 建立元件的封装 A 文件编号 版次 1.0 WI-C026 页次 1/12 建立板的外框 调入网表 设置参数 放置元件 Route走线 查错 删除孤立铜皮 A 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 A 2. 建立元件的封装 2.1建立元件外观资料： 2.1.1 Creat：建立一个新外观 放置元件序列号 文件编号 版次 1.0 WI-C026 页次 2/12 (1) 进入creat (2) 外观名称：partdecalname(cr=usr：test) (3) 建外观步骤如下： A. SETUP：参数设置，请设置如下内容： Display、Origin、DotGrid、Units B. Terinal：增加焊盘 C. Padstacks：焊盘资料设定 D. Outline:外型及线型资料制作 E. Save：存入零件库 F. Exit：离开 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 3/12 (4) 在元件外观建立时应注意以下几点： A. 元件管脚的排序应与逻辑图对应 B. 白油放在27层尽可能不要用第0层来替代，0层为代表所有层，在查错时有可能出现错误。 C. 建封装时应注意原点,在一般情况下可将原点设在元件第一脚上，而在一些特殊的情况下可设在一些特殊点上。. D. 在建封装的时应注意封装应与原理图上器件对应，避免出现PCB封装与原理图在PCB上用DIP封装，而在原理图上则定义为TSOJ封装。造成PCB上管脚不能对应的情况. E. 元件的白油应能够尽量对元件进行说明，尽量可认人从白油上看出元件的正负极，第一脚及插件的方向等。 2.2建立元件资料型号(CREAT----PARTTYPE) 选择NEWPart 2.2.1 EnterPartType新元件 partinfo----定义零件型号相关资料 Gateinfo--------定义零件内部各闸及PADS--Logic中相关资料. 2.2.2 选中Partinfo对*parttypeorsuffix：形号名称 parttypeperfixlist：可不必定义，如定义也只对TTL器件字头如:*4、*4ls Logicfamily：定义零件的序号名称*4HC *PCBDecal&Altemates：定义该型号所对应的外观一个器件可对应多个封装,在place中可用F5来选择多封装. 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 uberofpartattribute：附加资料 NonNumbicPinNos(Y/N)：Nlinerequined:0 2.2.3 定义接脚的名称 NumberofGate：定义闸数 Numberofsignalpin：0指定特定的接脚 (*号为必须定义，余下其他内容可不必定义) 完成以上定义后可存档退出 2.3PADS零件库可分为4个部分 2.3.1 PCBDecal*.PD外观资料PCB--LOGICCAEDecal*.LD电路符号资料logic 2.3.2 PartType*.PT共同型号资料、PCB、PADS--Logic 2.3.3 ZD--Line*.DL二维线性资料 3. 建立板的外框Board：在一个PCB设计中，Board具有唯一性和封闭性，必定是围成一个封闭的空间。 Creat---Board 3.1 选中New--poly，建立一个新的Board 3.2 或可选中Add,从原有库中调入一个Board 3.3 根据PCB外观尺寸图上提供的定位孔孔位放置来定位孔 3.4 在建成一个新的Board后与用save存档 文件编号 版次 1.0 WI-C026 页次 4/12 3.5 在此过程中应注意如下几个方面： 3.5.1 PCB外形图所提供的各个参数，及PCB图所提供的各个部分的元件限高，应尽可能寻找器年满足限高的要求。 3.5.2 3.5.3 PCB外形图上对各个对接口的排布。 PCB上各个对外接上应尽可能地满足电气性能的合理性，应在模具的初始规则时期向模具设计部门提供大致的接口及电气性能要求。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用PADS设计PCB布线操作流程 版次 1.0 页次 5/12 (1) 对CPU接口及一些大型的SMD器件进行检查 (2) 对UNUSED中出现的电阻，电容、电感等RC器件进行检查，基本上如果输入正确的话应无RC器件出现在UNNSED中。 3.5.4 3.5.4另外有部分器件或设计的功耗比较大,应在模具的设计时考虑有比较良好的通风散热性能。 4. 调入网表 进入padsp2000-----in/out----futnetin 在PADS的设计中，基本上采用futnetin格式的输入，该格式可在orcad下生成，在该网表中包含了各管脚的连接关系，各个器件封装及各个网路名。 在网表输入完成后，可以用johout来存档 在网表输入时应注意如下几点： 4.1 在网表输入完成时，应无error描述。 4.2 网表输入完成后应对网路路进行粗略的检查。 4.2.1 4.2.2 电源、地、VBB、+12V、-12V] memory器件所接的网路及管脚 4.3 网表输入完成后应进入report的unused，对mconnecct没有使用的管脚进行检查。 4.4 输入完成应对Job存档，并在以后的工作中注意在采用工作盘时须存档备份。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 5. setup可以分为3个部分 5.1 setup全局 5.2 setuppad 5.3 线性资料设置 5.4 设定电源特殊网路的走线参数 5.4.1 setup全局参数，应对以下参数设置 文件编号 版次 1.0 WI-C026 页次 6/12 A. 层数设置 层数设置一般设为以下三种：1)单层2)双层3)四层 B. 单位设置有mmmi英寸 C. TearDropPadGeneration D. ReadWidth可高为12mil10mil8mil E. Pad-Trackclearance最小8mil F. Pad-TrackClearanc最小8mil G. Track-Trackclearanc H. CopperPourHatchDisplay I. CopperHatchmode J. CopperHatchDirection K. themallinewith L. HatchGrid M. copperpourclearance 5.4.2 padsetup A. padsetup B. viasetup 5.4.3 sizesetup在PCB结束阶段设置 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用PADS设计PCB布线操作流程 5.4.4 5.4.5 5.4.6 libnsetup origin Nit-Attr 版次 1.0 页次 7/12 A. 设定VCC、GND、+12V、-12V、VBB等电源部分走线宽度，可按如下： 进入Rount选中modify中的line_wide对走线宽度进行设置。 B. 设定特殊网路的走线 SETUP---NET_Attr 6. place 6.1 place在place过程中Grid可以取25mil 6.2 在place中应注意以下几点： 6.2.1 6.2.2 6.2.3 place中各个器件应整齐对应，尽可能使板能做到整洁明快. place中以采用F5来对封装进行修改 在底面尽可能地不放器件，在万不得已的情况下在底层放置元件，应尽量做到以下几点： A. IC器件及一些脚间距较小的器件及电解电容不要放在背面。 B. 均匀分布两面，以提高过表面焊的工作效率。 6.2.4 6.2.5 在place过程中可以边place元件边对器件的网络连接进行检查。 在place中应注意一块板的规划。在放器件中应尽可能使晶振靠近连接的器件，同时应考虑到在晶体下尽可能走地线，而不要有别的信号线穿越。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 8/12 6.2.6 104等滤波电容应尽可能地靠近器件电源脚，保证有良好的滤波性能。 6.2.7 place的过程中应尽可能使电路的模块之间分隔清晰，只有这样才能保证有较好的电气性能。 6.2.8 中应注重电磁兼容性FCC的考虑，对一些具有高频的电路应着重考虑。 7. Route 7.1Route 走线的原则： 7.1.1 7.1.2 7.1.3 上层走横线、下层走竖线 尽量避免走斜线 先走较短的线再走长线 7.2在走线时应注意FCC规则 7.2.1 先走GND，GND尽可能走为井字形，完成GND之后，再走VCC，VCC走线应尽可能与GND平行。 7.2.2 注意一些高频线的走法。R、G、B、Hsync、Vsync、Video在走线时应尽可能用GND包住。 7.2.3 7.2.4 7.2.5 7.2.6 8. check 在Rount完成后应进行以下两项check： 注意高频线的走线，尽可能避免高频线平行走线。 Rount走线完成时可进入Reportstatistics中，鼠线长度应为0。 高压部分走线间距离720mile，不过铜皮。 安规高压排电距离6-7mm 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用PADS设计PCB布线操作流程 版次 1.0 页次 9/12 8.1 spacing：空间间隔查错，参数已在Setup中定义 8.2 chidril：钻孔间隔查错 查错完成后，如无错系统将提示：Nospcingerrorsfound。 9. 增加表贴器件的基标及过表贴机的定位孔 可在IN/OUT中、ONFLY中用Addpart增加表贴器件的基标，及过表贴机的定位孔。 定位孔及基标的设置要求请参照表贴标准。 10. 增加铜皮copper 10.1 copper用于VCC、AGND、NGND的铜皮制做 copper---new_poly建立一个新铜皮 modify---Net_name定义copper的网路名 ---linewide定义copper的线宽 10.2 cop-pour用于GND等自动充水铜箔的生成 cop-pour的各种设置均已在setup---parm中设置完成，包括spacing、Grid等。 步骤：1)New-poly建立新铜箔外框 2)Modify-Line-Wid定义铜皮宽度 3)Modify-Net-Name定义网路 4)建立另一层铜皮copy---modify后用修改level由后一层改为二层。 5)floot充水 11. check查铜箔是否与其他网络有spcing错误 12. 删除未连接铜皮，将PCB中一些未与定义网络连接的孤岛删除。 进入Cop_pour---Delete删除孤岛。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用PADS设计PCB布线操作流程 13. 点接AGND、NGND 版次 1.0 页次 10/12 完成PCB设计时必须点接AGND、NGND，应做到单点接地,点接可按如下步骤进行： 13.1 进入in/out---onfly 13.2 选取Addcon用鼠线将所要点接的AGND或NGND与GND点接，系统会提示要求输入点接后的网络名，键入GND即可。 14. 放置元件序号 放置元件序号可进入place中mov_name来放置元件序号，在mov_name中有旋转等功能，可用其来对序号进行旋转。 在放置元件序号中应尽可能做到以下几点： 14.1 元件序号必须对应其元件 14.2 元件序号必须放在空旷区，不要放置在元件下，应尽可能起到提示作用。 14.3 元件序号放置时应尽可能避开焊盘过孔。 15. 重新命名 在PCB设计中为方便对元件的查找，后对元件序号进行重命名，命名的规则为：从上到下、从左到右。 步骤可如下： 15.1 进入place--auto中 15.2 建立矩阵Matrix,并将矩阵放于适当位置 15.3 在Auto下选Rename对排序，排序对生成*.ECO文件,用于返回原理图，并根据系统提示，完成Rename. 在排序时应注意以下几点： A. 元件序号，原理图序号必须一一对应。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用PADS设计PCB布线操作流程 版次 1.0 页次 11/12 B.提供给用户接口的器件序号必须不变。注意与说明书的说明相符。 16. 返回ECO到原理图 将*.ECO文件拷到orcad目录下，采用BACKANNO命令来返回序号，元件序号与元件及原理图必须做到一一对应。 17. 增加TEXT、设置SIZE板号 17.1 增加TEXT：进入CREAT---TEXT下来增加回TEXT TEXT可为:1)IC器件名称 2)对部分接口的说明如跳线等。 17.2 设置SIZE：可进入setup---size中对二维线的宽度进行修改。 17.3 增加板号：Creat----TEXT 1)实验板：型号、test--*时间 2)生产板、型号、版本、时间 18. CAM生成光绘文件 在CAM生成文前必须进行一次check保证无错误。 CAM生成以下几类文件 18.1 *.Rep 18.2 *.Pho 18.3 NC钻孔文件 可在生成之间建立Batch文件，尔后进入Bat生成光绘文件. 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用PADS设计PCB布线操作流程 19. verlify：将生成的光绘文件*.pho用verlify打印输出。 在打印出来之后交审核审查在审核完成后方可发出 20. ARJ发出 在审核完成后，可有ARJ压缩后发出发出以下内容： 20.1 ARJ后的文件，包含CAM生成时的*.Rep、*.pho及NcDrill文件 20.2 解压后的各个文件字节长度 20.3 订制数的数目，天数。 文件编号 版次 1.0 WI-C026 页次 12/12 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 Cadence工作设计进程： 定义元件库 设计准备 逻辑输入 Import login > 文件编号 版次 1.0 WI-C026 页次 1/12 放置元件 布局分析 走线 走线分析 设计定型 完成设计 生成工程文件 Finalize Design> * finish * 设置版本 设计存档 系统管理 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 2/12 Define libraries * padstacks * Creat Pad Shape 定义不规则焊盘外观 定义规则焊盘外观 进入建立封装 增加管脚 Open package symbols Draw package Add pin Add Ref Des 增加序号名 存档 进入机械外观设置 外框设置 存档 *Mechanical Symbols* Draw mechanical Make Symbol * Format Symbol * Open Format Symbol Make Symbol 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用Cadence设计PCB布线操作流程 Prepare Design 版次 1.0 页次 3/12 建立基础 存档 选择技术文件 定义层数 定义特性 编辑约束条件 Define Preperties Save datebase 增加外框 设定放置范围 设定走线范围 * Mechanical Details * Add place keepin 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 4/12 Inport Logic concept输入 检查附属文件 返回 调入第三家网表 指定网表格式 输入网表 指定门 执行 *Cadence Front End* *External Front End* 序号返回 执行 Execate Netin Execute Auto Assign Execate Back Annotate 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 交互布局 Interactive Placement 文件编号 版次 1.0 WI-C026 页次 5/12 自动布局 设定放置间距 定义放置策略 设定放置空间 Define Place strategy Set Auto Place 执行 交换管脚及门 检查附属文件 *Swap Pin /Function/* 手工交换 自动交换 设定交换策略 执行 返回序号到concept 返回序号到第三家网表 Interactive swap *Back Annotate* Concept or Composer 收文： 05-05C
*非经公司同意,严禁影印*
]
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 6/12 Analyze placement 热分析 *Thermal Analysis* 运行 可靠性分析 运行 信号分析 运行 * Signal Analysis * EMC分析 运行 * EMC check * 综合分析 定义约束条件 运行 * Assembly Analysis * 布通率 布局评估 执行评估 Execute DFA * Routability * placement Evaluator 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用Cadence设计PCB布线操作流程 版次 1.0 页次 7/12 交互式走线 Interactive Route 定义走线间距 手工走线 进入自动走线 定义走线策略 定义走线参数 执行自动走线 Automatic Routes Edit Auto Paramenters 设置测试参数 执行 生成钻孔文件 Set Test Paramenters 优化 设置优化参数 Execute Testprep 执行自动优化 *Glossing* Set Gloss Parameters Execute Gloss runs 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 Analze Routed Signal 文件编号 版次 1.0 WI-C026 页次 8/12 信号走线分析 * Thernal Analyze * 热分析 执行 信号分析 执行 Initialize DF/SI open library Browser 打开库 编辑信号模式 参数设定 Set DF/SI Parameters 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 9/12 重新命名 设置命名间距 Set Top /Bottom Grid 设置命名参数 Set Rename Parameters 执行自动命名 序号返回 返回至concept 返回至第三家网表 3rd Party Schematic 增加电源地铜皮 增加铜皮 设定铜皮参数 Add shape 指定网络名 设置空白区 铺铜 Creat Voids Fill shape DRC查错 执行批处理DRC 执行在线DRC ExEcute Batch DRC 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 10/12 生成工程输出 生成丝网 定义参数 手工或自动增加 执行自动生成丝网 设定草稿参数 增加线纸资料尺寸 设定NC钻孔参数 Generate manufacturing output * Generate silkscreen * Define Parameters * Drafing Details * set Draft Parameters * NC Drill & Route * 生成钻孔一览表 生成钻孔文件 Creat Drill Legend 生成NCRoute文件 Creat NC Tape file 生成光绘文件 设定光绘参数 增加编辑光绘文件 Set Artwork params 生成光圈 生成光绘文件 Creat Apertures 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 用Cadence设计PCB布线操作流程 文件编号 版次 1.0 WI-C026 页次 11/12 技术文件对照 执行DRC Techfile compare 汇总光绘 ExEcure Batch DRC 光绘 光绘钻孔 设计归纳 成本估算 布局报告 DRC Gerber plots * Report * 状态报告 察看.LOG文件 placed component lists DRC View log files 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 用Cadence设计PCB布线操作流程 版次 1.0 页次 12/12 Archine Design 设计存档 system Administration 系统管理 调色板 selest colors set color priority 选择颜色 设定估先级彩色 环境参数设定 * Environment * 编辑环境文件 列出环境设置 list Env setting 列出别名 配置 显示系统信息 configuration 列出外部设备 display system info 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 WI-C026 SMT设计规范 版次 1.7 页次 1/7 1. 概况 1.1 SMT是英文SurfaceMountTechnology表面贴装技术的缩写，它与传统的通孔插装技术有着本质的区别，主要表现在组装方式的不同、元器件外形的差异及尺寸更小、集成度更高、可靠性更高等许多方面。SMT主要由SMB（表贴印制板）、SMC/SMD（表贴元器件）、表贴设备、工艺及材料几部分组成。本规范的内容是对SMB设计过程中与SMT制程及质量有直接影响的一些具体要求。 1.2 SMT主要生产设备有:丝网印刷机、贴片机、回流炉。 1.3 SMT的工艺流程有很多种，我们采用的主要有以下几种： 元件面或锡膏印刷 焊接面： 2. PCB外形、尺寸及其他要求： 贴 片 回流焊接 检 验 贴片胶印 贴 片 回流固化 检 验 焊接面： 刷或点胶 2.1 PCB外形应为长方形或正方形，如PCB外形不规则，可通过拼板方式或在PCB的长方向加宽度不小于元件面 8mm的工艺边。的长宽比以避免超过2.5 贴 片 PCB回流焊接 检 验 为宜。锡膏印刷 焊接面： 2.2 PCB（拼板）外形最大不超过330mm。 翻转 ×230mm（长×宽）PCB（拼板）外形最小不小于120mm×50mm（长×宽）。 2.3 拼板及工艺边： 2.3.1 何种情况下PCB需要采用拼板： 当PCB外形尺寸有如下的特征之一时需考虑采用拼板：（1）SMT板长<120mm或直插件板长<80mm；（2）SMT板宽<50mm或直插件板宽<80mm；（3）基标点的最大距离<100mm；（4）板上元件较少拼板后板的长宽不会超出330mm×230mm时。采用拼板将便于定位安装及提高生产效率。 2.3.2 拼板的方法： 为了减少拼板的总面积节约PCB的成本，在拼板的时候除非由于元件体露出板外互相抵触而必须留有间距外，板与板之间一般不留间距（采用板边缘线重叠零间距）；拼板时一般是以板的长边互拼，或长短边同时互拼的方式进行，但应避免拼板后板的长宽比超过2.5为宜。拼板一般采用V-CUT方法进行。收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 文件编号 版次 1.7 WI-C026 页次 2/7 （或PCB的元件面和焊接面大多数元件为表贴元件，只有很小部分插件元件，也可采用双面SMT，插件最后补焊），以减少模板制作费用和生产中换线时间，提高生产效率，（如下图）。但对于双面均有精密元器件或有较大体积元器件的板，则不宜采用正反拼工艺。拼板在订制PCB及网板时一定要注明统一的拼板方式及各单板的精确相对位置尺寸，如板与板之间的间距为零时是以板的边缘线重叠或是以板的边缘线紧靠来确定相对位置的，一般在没有特别说明的的情况下是以板边缘线重叠作为默认值的。 2.3.3何种情况下PCB需要增加工艺边： 当PCB有如下的特征之一时应增加工艺边：[1]PCB的外形不规则难以定位；[2]在定位用的边上元件（包括焊盘和元件体）距离板边缘太小（SMT板的元件面<3mm或焊接面<8mm，直插件板<4mm）而又不想采用补焊工艺时；[3]板上布有引线间距≤0.65mm的IC或≤0603（英制）规格的片状元器件但没有PCB所要求的标准定位孔。 5±0.5 2.3.4增加工艺边的方法： φ3~3.5mm 5±0.5 工艺边增加是为了PCB在生产时能得到准确的定位，一般是加在（拼）板的较长边上，由于它的增加直接影响了PCB的成本，因而在保证满足使用功能时尽可能减小元件面（焊接面） 工艺边的尺寸以节约成本，而要满足准确定位的要求一般是要求能够在工艺边上得到标准的定位孔，从下面的图中可以看到，得到标准定位孔的工艺边应不小于8mm的元件面（焊接面） 宽度，长度一般是与（拼）板的边长一致。（下图是异形双面表贴板的同面双拼外加工艺边示意图）5 ±0.5 φ3~3.5mm 5±0.5 2.3.5带工艺边的拼板中V-CUT连接特别说明： 带有工艺边的拼板，如果工艺边已将各板连接固定好，那拼板之间如果是零间距时 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 文件编号 版次 1.7 WI-C026 页次 3/7 可采用V-CUT切断连接（如上图），省去后续的割板工序，但如果厂家做不到切断，可留一点连接而不完全切断，用手瓣断时不致造成弯曲变形，但切不可将连接用的工艺边也切断！另外，对于单板尺寸的长宽比大于2的板，由于切断后单板的稳定性明显变差，所以此时不宜将板间的连接切断！ 2.3.6无拼板及工艺边的异形板的一般要求：有些异形板由于本身的形状会影响定位的准确及稳定性，因此在不影响印制板成本的情况下应将板的缺口补齐成方形，补缺口一般是采用邮票孔结合长孔的连接方式。如果生产中不会影响板的定位及稳定性，就不要补齐缺口。如果无法确定可由工艺人员决定方案。 Φ3~3.5mm 2.4 PCB安装定位孔尺寸要求： 2.4.1单面表贴定位孔尺寸要求： 5±0.5 5±0.5 至少要三个定位孔，底边定位孔位置尺寸要求如下图，右上方定位孔直经要求为Φ2.5～Φ6mm 2.4.2双面表贴定位孔尺寸要求： 至少要四个定位孔底边定位孔位置尺寸要求如右图，左上方和右上方定位孔直经要求为Φ2.5～Φ6mm 2.5基标（FiducialMark）尺寸要求： 基标分为PCB基标和细间距IC基标。基标的中心为Φ1.0mm的镀锡平面，全反光性好，外围Φ3.0mm内无反光（无铜箔、绿油或白油）；PCB的基标至少要有两点，最 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 文件编号 版次 1.7 WI-C026 页次 4/7 好在板的四个角上均有基标点，但不要作在对称的位置上（除了在工艺边上）。板上应有两个基标点的距离大于100mm，达不到要求的应做成拼板；如果是双面均有表贴元件，则两面均应布基标。细间距IC基标可分布在IC的任意两对角上，但最好设计为IC位置的中心一点为好。所有板面的基标点中心距离板的边缘均应大于5mm。 3. SMC/SMD封装代号的一般识别： 3.1 片状阻容元器件外形代号及其尺寸（长×宽）： 3.2 MELF、MLL、SOD元件为类似圆柱形的器件，如二级管。 3.3 SOT元件为类似三级管的元件 3.4 SOP为两侧有引脚朝外的IC 3.5 SOJ为两侧有引脚朝内的IC 3.6 PLCC为四面有引脚朝内的IC 3.7 QFP为四面有引脚朝外的IC 3.8 BGA是以球栅阵列为引线的IC 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 4. 焊盘在PCB的排布设计原则： 文件编号 版次 1.7 WI-C026 页次 5/7 4.1 相临元件焊盘的间距极限如下图： 4.2 焊盘与通孔间距应大于0.6mm以上，焊盘表面严禁有通孔，以避免焊料流失造成虚焊。 4.3 距PCB长边或定位边（即不带露出板边缘插座的边及对边）3mm内不应有焊盘和基标，双面表贴板的焊接面则应有8mm的范围无焊盘。 4.4 元件排布及焊盘设计应考虑方位及对称性，体积大的元件应尽可能排在PCB的中间，特别是波峰焊接面更应该考虑元件排布的方位，以免在波峰焊时产生阴影效应造成难以克服的焊接缺陷，同时应避免排布间距小于1mm的IC，元件排布方位如下图为好： 板的定位边板的流向 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 文件编号 版次 1.7 WI-C026 页次 6/7 4.5焊盘之间、焊盘与通孔以及焊盘与大面积接地（或屏蔽）铜铂之间的连线，其宽度应等于或小于其中较小的焊盘宽度的1/2。细间距IC引线焊盘之间如没有涂覆绿油，其焊盘之间严禁直接用短接线相连，应用引出线在外连接。无外引脚的元件的焊盘之间不允许有通孔，以保证清洗质量。另外，各导通孔在没有特别要求的情况下均应涂覆绿油。 4.6查选焊盘设计尺寸时，应与自己所选用的元件封装外形、焊端、引脚等与焊接相关的尺寸相匹配、尺寸单位（公英制），IC底下不能布其他元器件，焊接片状元件的焊盘绝不允许兼作测试点，为避免损坏器件必须另外设计专用的测试焊盘。 5. 无外引线元器件焊盘尺寸设计原则： 5.1常用矩形阻容元件焊盘尺寸（此类元件最易出现偏移、虚焊和一端立起）如下表： 由于小元件的焊盘尺寸对焊接质量的影响较大，不同的焊接方式（SMT回流焊接和波峰焊接）要求不同，波峰焊接面的要求（即原来的要求，主要为同时适用不同的焊接方式）可适用于SMT回流焊接面的要求，但现在对SMT回流焊接面的要求却不能适用波峰焊接面的要求，在布板时一定要注意区分清楚！ 5.2圆柱状类（如二极管）的焊盘设计应尊循两端焊盘的中心距为元件的长度这一原则，焊盘的宽度和长度一般以同类型封装的片式阻容一致。 中心距 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 SMT设计规范 文件编号 版次 1.7 WI-C026 页次 7/7 6. 有外引线元器件(SOT、SOP、QFP、SOJ、PLCC等）焊盘形状位置尺寸设计原则： 6.1焊盘宽度应等于引脚间距的1/2或略小于引脚间距1/2，对于引脚间距≤0.65mm的IC，焊盘宽度应以IC引脚底部与焊盘接触部分的宽度设计为准如下图： 6.2焊盘长度不应过长（引起引脚连焊）或太短（引起引脚虚焊），建议如下： 6.2.1“L”型引脚（如SOT、SOP、QFP，此类IC最常出现连焊现象）： A:为焊盘内侧露出部分，A=1.2～2倍 焊盘宽度。 B:为焊盘外侧露出部分，B=1.2～1.6倍 焊盘宽度。 注：SOT（三极管）焊盘的设计同为如上要求。 6.2.2“J”型引脚(如SOJ、PLCC，此类IC易出现脱焊、虚焊现象)： C:为焊盘内侧露出部分，C=0.8～2 倍焊盘宽度。 D:为焊盘外侧露出部分，B=0.8～2 倍焊盘宽度。 C 焊盘 D 引脚 7.BGA焊盘及白油图的排版原则：焊盘为直径等于焊球引线中心距1/2的圆形；焊盘区不能有通孔，焊盘间应覆盖绿油并避免用大于焊盘直径1/3的短接线短接。焊盘外围一定要有白油图及原点标注，白油框图的尺寸应比BGA的外围尺寸稍大些，贴装后能刚好露出整条白油图的线，白油框线四边外最好在对应的两边标注上同样的焊球引线排序号，以便检验。最重要的是白油图与整块BGA焊盘一定要对中、对正；原点在贴装后要能看得见。另外，BGA外围的元器件距离BGA应大于3mm，并避免排布较高的器件。 8.附表：无。 9.附件：无。 10.参考文件：无。 收文： 05-05C
*非经本公司同意，严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 产品硬件安全设计规范 文件编号 版次 1.0 WI-C026 页次 1/3 1. 终端产品设计必须充分考虑且严格遵照执行国家法规强制要求的GB4943 -1995《信息技术设备(包括电气事务设备)的安全》标准。 2.产品安全设计依据原则与目的在于防止由于以下各种危险所造成的人身伤害或财产损失： 1)电击 2)能量危险 3)着火 4)机械危险 5)热危险 6)辐射危险 7)化学危险 3.各种危险的起因与设计对策 3.1电击:电击起因与设计对策如下表所示。 起因 设计对策 接触在正常情况下带危险电压的零部件,如开用固定的或锁紧的盖、联锁装置等防止操作人员关变压器、FBT等。 接触带危险电压的零部件;使有危险电压的电容器放电。 在正常情况下,带危险电压的零部件和可触及把可触及的导电零部件接地,以便使该导电零部的导电零部件之间的绝缘被击穿。 件上可能出现的电压限制在安全值内;使电路的过流保护装置断开发生低阻抗故障的零部件与可触及的导电零部件之间采用双重绝缘或加强绝缘,以便使绝缘不会被击穿。 在正常情况下带危险电压的零部件与安全特将带危险电压的零部件与安全特低电压电路用低电压电路之间的绝缘被击穿从而使可触及接地的金属屏蔽层,或者用双重绝缘或加强绝缘的零部件带上危险电压。 隔离,如果安全特低电压电路能承受可能的故障电流,则该安全特低电压电路接地。 收文： 05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 产品硬件安全设计规范 起因 带危险电压零部件的保护绝缘被击穿。 文件编号 版次 1.0 WI-C026 页次 2/3 设计对策 对带危险电压的零部件,操作人员可触及的绝缘应具有足够的机械强度和电气强度,以消除这种绝缘击穿的危险。 Ⅱ类设备中带危险电压的零部件到机身的漏电把流到机身的漏电流限制与安全值或者配备非流。 Ⅰ类设备中承载漏电流的保护接地连接失效(漏电流包括接在一次电源电路与机架之间的射频干扰(RFI)滤波元件所产生的漏电流)。 3.2能量危险: 起因 设计对策 常可靠的保护接地连接。 间隙不够,瞬态过压,如大电流电源或大电容器用隔离,屏蔽或安全联锁装置来加以保护 的相邻电极短路时,可能会引起打火或冒出熔融金属从而导致燃烧,就此而言,甚至低电压电路也可能是危险的。 3.3着火 起因 过载,元件失效,绝缘击穿,连接电阻变大或连接1)限制温长 机动都可能产生导致着火危险的温度,但是应保2)控制易燃材料与可能点燃源的相对位置 证设备内着火点产生的火焰不会蔓延到火源近3)限制易燃材料的用量 区以外,也不会对设备的周围造成损害。 4)如果使用易燃材料,则应确保这些材料具有切实可行的最低可燃性 5)使用防护外壳,或者如有必要,使用防护档板,以限制火陷只在设备内蔓延。 6)选用合适的材料制作设备的外层防护外壳。 *非经公司同意,严禁影印*
设计对策 XXXXXXXX有限公司
产品硬件设计规范 产品硬件安全设计规范 3.4机械危险 文件编号 版次 1.0 WI-C026 页次 3/3 确保设备在机械上是稳定的,在结构上是坚固的避免出现锐利的棱角和尖角。为运动的危险零部件配备适当的保护装置或联锁装置。 3.5热危险: 不同的零部件有不同的温升,应控制温度范围,防止操作人员接触高温零部件引起的伤害事故。 3.6辐射危险: 可能受到的辐射包括:X射线、微波、噪音等。 对于设备可能产生的某种辐射,则防辐射危险的要求必须能使操作人员和维修人员受到的辐射量保持在充许的限度内。 3.7化学危险: 接触危险的化学物质及其蒸汽和烟雾会引起人身伤害和财产损失,因此需要制订管理规则,设置适当的警告标志,以便在正常和异常条件下尽可能地限制同它的接触。 3.8材料: 设备结构所选用的材料,应适当选择和合理配置,以便使这些材料能按预定的设计、安全可靠地运行,不会造成能量危险或电击危险,而且在出现严重的着火危险时,也不会加剧火势的蔓延。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 版次 1.0 WI-C026 页次 1/2 硬 件 审 核 规 范 1、电原理图的审核 1.1根据硬件模块方框图，审核各组成模块的完整性。 1.2根据各模块的主要功能描述，审核其逻辑功能。 1.3根据各模块的主要时序图，审核其正确性。 1.4根据各模块的主要输入输出信号的特性，审核其正确性。 2、PCB的输出审核 2.1PCB总体规划的审核 (1)PCB上各个器件的布局布线应合理，并保证PCB上具有良好的电气性能。 (2)PCB上元件放置应与PCB外层尺寸相符，各个接口部分位置、方向、封装、 管脚是否正确，元件放置是否有超高等现象。 (3)是否出现元件重叠的现象,并且该现象是否可允许。 2.2原理图审核 PCB的job文件输出的元件序号与原理图上序号的对应关系，避免出现两者序号不 对应的现象。 2.3光绘图审核 2.3.1白油图： (1)PCB上应正确提供给用户设置的内容进行说明，并与说明书上的内容相 符，特别是器件序号和管脚序号说明。 (2)PCB上各个元件的白油应正确说明器件的正负极性、插件及焊接方向。 (3)PCB上的白油版本应符合命名规则。 2.3.2铜箔图： (1)应充分考虑安规的要求，高压、强电部分应留有足够的排电间隙。 (2)应充分考虑FCC的要求，对高频及地部分应着重处理。 (3)PCB是否符合SMD要求，包括元件封装、焊盘、定位标志。 (4)对特殊要求设计的器件、网路的处理是否得当(包括走线宽度、空间间隙 等)。 收文:_________05-05C
*非经公司同意,严禁影印*
XXXXXXXX有限公司
产品硬件设计规范 文件编号 版次 1.0 WI-C026 页次 2/2 (5)如果对网路进行onfly修改，应审核修改后的网路是否连接正确。 2.3.3钻孔图： (1)板上各个元件焊盘，过孔大小应适当，避免出现插件困难及工程制作困难 等问题。 2.3.4阻焊图 (1)审查是否可能会出现过波焊时焊盘或过孔会出现连焊现象。 *非经公司同意,严禁影印*
05-05C
XXXXXXXX有限公司
产品硬件设计规范 文件编号 版次 1.0 WI-C026 页次 1/1 硬件设计文件输出规范 1.硬件详细设计需输出以下内容文件: 1.1模块详细设计说明书 1.2模块实验/调试报告单 2.整机设计文件需输出以下内容文件: 2.1定额清单依附表一格式输出 2.2调试工艺等各类说明依附表二格式输出 2.3电原理图依附表三格式输出 2.4白油图、元件图、焊接图等各类图依附表四格式输出 2.5电原理图及PCB图的软件、电子资料文件输出 3.附表： 附表一：定额清单(04-33) 附表二： 说明(04-34) 附表三：电原理图(04-46) 附表四： 图(04-35)
*非经公司同意,严禁影印*
05-05C
XXXXXXXX有限公司
产品硬件设计规范 硬件版本制订规范 文件编号 WI-C026 版次 1.2 页次 1/1 1.名词解释： 无. 2.工作步骤： 2.1硬件版本由X.XX三位数组成，版本初始值定义从1.00开始. 2.2硬件的每次更改发行时，其版本均要进行升级. 2.3硬件版本升级方法： (1)若是修改错误而引起的版本升级，则在原版本号的百分位（小数点后第二位）加1，如原版本号为1.12，升级后为1.13. (2)若是增加新功能而引起的版本升级，则在原版本号的十分位（小数点后第一位）加1，百分位改为0，如原版本为1.12，升级后的版本为1.20. (3)若是既有功能增加又有错误改动，则按功能增加方式升级版本. (4)若硬件进行较大的更改且相应软件需修改，则版本号可直接在个位数加1，小数点后的数均改为0，如原版本为1.21，升级后为2.00. 3.工作技巧： 无. 4.注意事项： 4.1硬件发行时，定义的硬件名称与版本号要与定额清单和“硬件版本说明单”中名称 和版本一致. 5.附件： 无. 6.附表： 无. 7.参考文件： 无. 收文：05-05C
*非经公司同意，严禁影印*
说明
XXXXXXXX有限公司
文件名称 日期 文件编号 版次 页次 产品型号 硬件版本 核准 审核 编写 收文： 04-34
*非经公司同意,严禁影印*
XXXXXXXX有限公司
文件名称 图 文件编号 版次 页次 产品型号 硬件版本 比例 日期 核准 审核 ALE 编写 收文： 04-35 *非经公司同意,严禁影印*
XXXXXXXX有限公司
□□定额清单
文件名称文件编号: 产品型号: 硬件版本: 版次: 页次: 日期:
料号 数量 单位 元件位置 品名 规格 规格说明 厂家 备注
收文: 核准: 审核: ALE: 拟制: 04-33
*非经本公司同意,严禁影印*
XXXXXXXX有限公司
QC工程图 工程站 重要仪器设备 文件编号 产品名称 版次 页次 控制方法 异常界线 备注 控制项目 管理值 方法 手段 记录 操作:○检验:□操作检验:○特殊工序:◇ 收文: 04-36A
*非经本公司同意,严禁影印*
THISDOCUMENTCONTAINSINFORMATIONPROPRIETARY TOFUJIANSTARTTERMINALDEVICECO.,LTD.USEOR DISCLOSUREWITHOUTTHEWRITTENPERMISSIONOF STARTISEXPRESSLYFORBIDDEN.COPYRIGHT FUJIANSTARTTERMINALDEVICECO.,LTD MAINBOARDDESIGNFILE HARDWAREVERSION: PRODUCTIDNO. FILEIDNO. APPROVED: CHECKED: ALE: DRAWN: DATE: VERSION: SCHOF DEPARTMENTOFRECEPTION:________________04-54
因篇幅问题不能全部显示，请点此查看更多更全内容